lswcap
台积电（TSMC）是全球最大的半导体代工厂，从2020年6月开始正式使用5nm制造工艺制造半导体产品。在此期间，台积电（TSMC）首席执行官魏佳（Wei Jia）通过揭示下一代5nm制造工艺和3nm制造工艺的质量吸引了人们的注意。生产开始时间，以及2nm制造工艺的研发状态。
台积电于2020年6月开始在全球首个5nm制造工艺N5中生产半导体。首席执行官魏佳表示，N5已进入第二年的大规模生产，并且实现了比原计划更高的良率。
据报道，没有透露台积电生产的半导体的使用情况，但N5正在用于Apple M1和Apple A14 Bionic，并且据分析N5正在将N5用于Apple开发的SoC中，台积电最大的客户。
首席执行官韦佳还表示，由于对智能手机和HPC应用程序的需求不断增长，对N5的需求将在未来几年继续增长。据报道，他说HPC应用程序包括各种类型的产品，例如安装在游戏机中的CPU，GPU，FPGA，AI加速器和SoC。要指出的是，这是一个重要的事实。
一位分析师表示，台积电的N5每毫米2拥有1亿7千万个晶体管。相比之下，三星5纳米的制造工艺是每1毫米2亿至100,000亿至2500百万2英特尔每1毫米2到10纳米的制造工艺配备有1亿个晶体管。截至2021年4月，台积电的N5被认为是最密集的技术。
此外，预计台积电将在几周内开始生产N5P半导体，这是一种节能版本的5nm制造工艺。台积电的特点是，N5P可以在与N5相同的功耗下将工作频率提高多达5％，在相同的工作频率下将功耗降低多达10％，并且半导体设计公司可以从N5平稳过渡到N5P 。我在解释。
台积电计划于2021年下半年开始制造N4半导体，并于2022年开始量产。N4采用与N5相同的设计规则和制造设备，同时在N5之上提高了PPA，性能，功耗和晶体管密度，并在生产阶段在N5上扩大EUV光刻的使用范围。首席执行官魏佳表示，N4将使用与N5兼容的设计规则，并将利用其强大的技术基础来扩展5nm工艺。
在2022年开始批量生产N4之前，TSMC可以获得3年的EUV生产经验和2年的N5生产经验。因此，人们期望N4的产量很高并且有望提供稳定的性能。
台积电的目标是在2022年下半年开始采用3nm制程N3进行半导体的大规模生产。N3有望在性能与N5相同的情况下将性能提高10-15％，并将功耗降低25-30％具有相同的性能。此外，N3采用现有技术，例如EUV光刻和DUV光刻。三星电子正在为3GAE（一种3nm制造工艺）开发自己的GAAFET MBCFET，但值得注意的是，台积电的N3不需要开发新技术。
台积电首席执行官魏佳表示，台积电的目标是在2022年下半年开始量产N3。该公司对N5和N3充满信心，并表示对N3表示期望，这将为台积电带来长期利益。
台积电也在利用GAAFET进行2nm制造工艺的研究和开发。根据台积电发布的2020年度报告，2nm制造工艺的研发进展顺利，台积电正在专注于内存技术和用于2nm或以上的微处理的3D晶体管等领域，据说R＆D是进行。
在过去的三年中，台积电在研发方面投入了额外的30亿美元，总计100亿美元。值得注意的是，台积电正在扩大其研发。相关信息可以在这里找到。
Add comment