5nm半导体芯片生产，2020年全面规模？

台积电表示将于明年4月开始采用5纳米制造工艺生产。台积电首次宣布推出极紫外线曝光设备（EUV），开始生产第二代7nm N7 +制造工艺。台积电已于4月开始通过其第一代7纳米制造工艺N7开始大规模生产半导体产品。但新款N7 +的晶体管密度提高了20％，功耗降低了8％。预计工作频率将增加6~12％。

另一个重要的公告是早前推出的5纳米制造工艺N5。在RP（风险生产）的情况下，如上所述，据说它将在明年4月生产。 RP指的是在不接收特定客户的芯片生产请求的情况下，独立于原始测试字符生产工厂的事实。这就是所谓的晶圆厂生产风险，并在寻求需求的步骤中进行初步投资。

当然，N7 +是现有N7的改进版本。仅凭绩效不可能实现跨越式发展。另一方面，进一步小型化的N5和5nm制造工艺使用高达14层的EUV，并且预期半导体密度将大大提高。

与主流的N7半导体芯片相比，晶体管密度是N5代的1.8倍。这使得半导体制造商可以将设计面积减少多达45％。预计功耗将下降20％，工作频率下降15％。

台积电明年4月将使用N5生产芯片组，但考虑到RP生产和批量生产大约需要一年时间，N5预计将在2020年第二季度进入市场。苹果公司，即委托半导体生产到台积电，很可能成为到2020年采用5纳米制造工艺的A14芯片。

随着EUV技术成为必需品，制造晶圆厂的成本在半导体晶圆厂行业中不断增加。全球竞争对手，如方正利，已宣布将停止生产7纳米制造工艺。目前尚不清楚半导体行业是否会像现在一样强劲，直到2020年，台积电进行重大前期投资的风险可以被视为对另一大竞争对手三星或英特尔的震撼。有关更多信息，请单击此处 。